(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-51569 (P2003-51569A)

(43)公開日 平成15年2月21日(2003.2.21)


| (51) Int.Cl. <sup>7</sup> |         | 識別記号                   |        | FI                                      |       |           | テーマコード(参考)  |                |          |  |
|---------------------------|---------|------------------------|--------|-----------------------------------------|-------|-----------|-------------|----------------|----------|--|
| H01L                      | 23/12   | 5 0 1                  |        | H01L                                    | 23/   | 12        | 501         | P 5            | F033     |  |
|                           | 21/3205 |                        |        |                                         | 25/08 |           |             | Z              |          |  |
|                           | 25/065  |                        |        |                                         | 21/   | 88        |             | T              |          |  |
|                           | 25/07   |                        |        |                                         |       |           |             |                |          |  |
|                           | 25/18   |                        |        |                                         |       |           | •           |                |          |  |
|                           |         |                        |        | 審査請                                     | 求     | 未請求       | 請求項の数24     | OL             | (全 14 頁) |  |
| (21)出願番号                  |         | 特願2001-236239( P2001-2 | 36239) | (71)出願                                  | 人 (   | 000002369 |             |                |          |  |
|                           |         |                        |        |                                         | د     | セイコー      | -エプソン株式:    | 会社             |          |  |
| (22)出顧日                   |         | 平成13年8月3日(2001.8.3)    |        |                                         | )     | 東京都翁      | 所宿区西新宿 2    | <b>丁目4</b> ₹   | 番1号      |  |
|                           |         |                        |        | (72)発明                                  | 者「    | 両角 幸      | <b>岁</b> 男  |                |          |  |
|                           |         |                        |        |                                         | - 1   | 長野県餌      | 取訪市大和3丁     | 3番8            | 5号 セイコ   |  |
|                           |         |                        | }      |                                         | -     | ーエプソ      | ノン株式会社内     |                |          |  |
|                           |         |                        |        | (74)代理。                                 | 人 1   | 1001108   | 58          |                |          |  |
|                           |         |                        |        |                                         | 5     | 弁理士       | 柳瀬 睦楽       | (外34           | 各)       |  |
|                           |         |                        |        | Fターム(参考) 5F033 HH07 HH11 HH13 HH14 HH17 |       |           |             |                |          |  |
|                           |         |                        |        |                                         |       |           | HH18 HH19 I | 0123 KK        | 07 KK11  |  |
|                           |         |                        |        |                                         |       |           | KK13 KK14 I | <b>3K17 KK</b> | 18 KK19  |  |
|                           |         |                        |        |                                         |       |           | KK23 MM08 V | /V07           |          |  |
|                           |         |                        |        |                                         |       |           |             |                |          |  |

# (54) 【発明の名称】 半導体装置及びその製造方法

# (57)【要約】

【課題】 小型、高密度、低コストで信頼性の高いスタックドレベルの半導体装置及びその製造方法を提供する。

【解決手段】 本発明に係る半導体装置は、第1の半導体チップ11の表面上に第2の半導体チップ12を配置した半導体装置であって、第1の半導体チップの表面上に形成された電極取り出し用の金属ポスト14と、第2の半導体チップの表面上に形成された電極取り出し用の金属ポスト15と、第1の半導体チップ11の表面上、金属ポスト14、第2の半導体チップ12及び金属ポスト15を封止した樹脂と、を具備するものである。



【特許請求の範囲】

【請求項1】 第1の半導体チップの表面上に第2の半 導体チップを配置した半導体装置であって、

1

第1の半導体チップの表面上に形成された電極取り出し 用の第1金属ポストと、

第2の半導体チップの表面上に形成された電極取り出し 用の第2金属ポストと、

第1の半導体チップの表面上、第1金属ポスト、第2の 半導体チップ及び第2金属ポストを封止した樹脂と、 を具備することを特徴とする半導体装置。

【請求項2】 上記第1金属ポスト及び第2金属ポスト それぞれの上に配置された実装用外部端子をさらに含む ことを特徴とする請求項1に記載の半導体装置。

【請求項3】 上記第1金属ポスト及び第2金属ポストのうち少なくとも一方の金属ポストがメッキ膜で形成されていることを特徴とする請求項1又は2に記載の半導体装置。

【請求項4】 上記第1金属ポスト及び第2金属ポストのうち少なくとも一方の金属ポストが金属ボールで形成されていることを特徴とする請求項1~3のうちいずれ 20か1項記載の半導体装置。

【請求項5】 上記実装用外部端子が金属ボールで形成されていることを特徴とする請求項2~4のうちいずれか1項記載の半導体装置。

【請求項6】 上記第1金属ポストは第1半導体チップ内に形成されたパッドに再配線層を介して接続され、上記第2金属ポストは第2半導体チップ内に形成されたパッドに再配線層を介して接続されていることを特徴とする請求項1~5のうちいずれか1項記載の半導体装置。

【請求項7】 半導体チップの表面上に複数の半導体チップを積層して配置した半導体装置であって、

半導体チップの各々の表面上に形成された電極取り出し 用の金属ポストと、

半導体チップの表面上及び金属ポストを封止した樹脂 と、

を具備することを特徴とする半導体装置。

【請求項8】 上記金属ポスト上に配置された実装用外 部端子をさらに含むことを特徴とする請求項7に記載の 半導体装置。

【請求項9】 上記金属ポストのうちの少なくとも一つがメッキ膜で形成されていることを特徴とする請求項7 又は8に記載の半導体装置。

【請求項10】 上記金属ポストのうちの少なくとも一つが金属ボールで形成されていることを特徴とする請求項7~9のうちいずれか1項記載の半導体装置。

【請求項11】 上記実装用外部端子が金属ボールで形成されていることを特徴とする請求項8~10のうちいずれか1項記載の半導体装置。

【請求項12】 上記金属ポストは半導体チップ内に形成されたパッドに再配線層を介して接続されていること

を特徴とする請求項7~11のうちいずれか1項記載の 半導体装置。

2

【請求項13】 第1の半導体チップの表面上に第2の 半導体チップを配置した半導体装置であって、

第1の半導体チップの表面上に形成された第1実装用外 部端子と、

第2の半導体チップの表面上に形成された第2実装用外 部端子と、

第1の半導体チップの表面上、第1実装用外部端子、第 10 2の半導体チップ及び第2実装用外部端子を封止した樹 脂と、

を具備し、

上記第1 実装用外部端子及び第2 実装用外部端子それぞれの表面は樹脂から露出していることを特徴とする半導体装置。

【請求項14】 上記第1実装用外部端子及び第2実装用外部端子それぞれが金属ボールで形成されていることを特徴とする請求項13に記載の半導体装置。

【請求項15】 上記第1実装用外部端子は第1半導体チップ内に形成されたパッドに再配線層を介して接続され、上記第2実装用外部端子は第2半導体チップ内に形成されたパッドに再配線層を介して接続されていることを特徴とする請求項13又は14に記載の半導体装置。

【請求項16】 電極取り出し用の第1金属ポストが表面に形成された第1の半導体チップ及び電極取り出し用の第2金属ポストが表面に形成された第2の半導体チップを準備する工程と、

支持基板上に接着層を介して第1の半導体チップを配置 する工程と、

30 第1の半導体チップの表面上に接着層を介して第2の半 導体チップを配置する工程と、

支持基板上、第1の半導体チップ、第1金属ポスト、第 2の半導体チップ及び第2金属ポストを樹脂により封止 する工程と、

この樹脂を所望量除去することにより、第1金属ポスト 及び第2金属ポストそれぞれの表面を露出させる工程 と、

を具備することを特徴とする半導体装置の製造方法。

【請求項17】 上記露出させる工程の後に、上記第1 金属ポスト及び第2金属ポストそれぞれの表面上に実装 用外部端子を配置する工程をさらに含むことを特徴とす る請求項16に記載の半導体装置の製造方法。

【請求項18】 電極取り出し用の第1金属ポストが複数のチップ領域それぞれの表面に形成された半導体ウエーハを準備する工程と、

電極取り出し用の第2金属ポストが表面に形成された半 導体チップを準備する工程と、

上記半導体ウエーハのチップ領域上に接着層を介して上 記半導体チップを配置する工程と、

50 半導体ウエーハ上、第1金属ポスト、半導体チップ及び

-2-

第2金属ポストを樹脂により封止する工程と、 この樹脂を所望量除去することにより、第1金属ポスト 及び第2金属ポストそれぞれの表面を露出させる工程 と、

を具備することを特徴とする半導体装置の製造方法。

【請求項19】 上記露出させる工程の後に、上記第1 金属ポスト及び第2金属ポストそれぞれの表面上に実装 用外部端子を配置する工程をさらに含むことを特徴とす る請求項18に記載の半導体装置の製造方法。

【請求項20】 上記実装用外部端子を配置する工程の 10 後に、半導体ウエーハを各々のチップに分割する工程を さらに含むことを特徴とする請求項19に記載の半導体 装置の製造方法。

【請求項21】 上記半導体ウエーハを準備する工程は、半導体ウエーハ内にパッドを形成し、このパッド上に再配線層を形成し、この再配線層上に第1金属ポストを形成する工程を有するものであり、上記半導体チップを準備する工程は、半導体チップ内にパッドを形成し、このパッド上に再配線層を形成し、この再配線層上に第2金属ポストを形成する工程を有するものであることを20特徴とする請求項18~20のうちいずれか1項記載の半導体装置の製造方法。

【請求項22】 電極取り出し用の第1金属ボールが複数のチップ領域それぞれの表面に配置された半導体ウエーハを準備する工程と、

電極取り出し用の第2金属ボールが表面に配置された半 導体チップを準備する工程と、

上記半導体ウエーハのチップ領域上に接着層を介して上 記半導体チップを配置する工程と、

半導体ウエーハ上、第1金属ボール、半導体チップ及び 30 第2金属ボールを樹脂により封止する工程と、

この樹脂を所望量除去することにより、第1金属ボール 及び第2金属ボールそれぞれの表面を露出させる工程 レ

を具備することを特徴とする半導体装置の製造方法。

【請求項23】 上記露出させる工程の後に、半導体ウエーハを各々のチップに分割する工程をさらに含むことを特徴とする請求項22に記載の半導体装置の製造方法。

【請求項24】 上記半導体ウエーハを準備する工程は、半導体ウエーハ内にパッドを形成し、このパッド上に再配線層を形成し、この再配線層上に第1金属ボールを配置する工程を有するものであり、上記半導体チップを準備する工程は、半導体チップ内にパッドを形成し、このパッド上に再配線層を形成し、この再配線層上に第2金属ボールを形成する工程を有するものであることを特徴とする請求項22又は23に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に係わり、特に、CSP(Chip Size Package)レベルに小型化された半導体装置及びその製造方法に関する。

### [0002]

【従来の技術】近年、携帯電話や情報端末機器類の小型 化に伴い、プリント回路基板等への搭載部品の小型、軽 量化が要求され、LSI等の半導体装置も、チップ積層 構造でCSPレベルの高密度実装が要求される。従来、 例えば、特開平11-204720号公報には、図12 に示すような実装用外部端子53を有する絶縁基板55 上に、ダイシングされた第1及び第2の半導体チップ5 1,52の素子形成面を上側にして絶縁性接着層57, 59で重ね合わせ、各々の電極パッドからAu,A1等 のワイヤー54を用いて前記絶縁基板55上の配線部5 8に接続させた後、樹脂56で封止するスタックドレベルのCSP型半導体装置が開示されている。

【0003】また、1999年の日経マイクロデバイス2月号p38~p67や電子材料9月号p21~p85に示されるように、ウエーハ処理工程とパッケージ組立工程を一本化したウエーハレベルのCSP型半導体装置の供給が行われるようになった。その特徴は、従来の単チップから作られるCSP型に比べ、インタボーザ等の部品点数や工程数の削減による製造コストを抑え、パッケージトータルの低コスト化を図るものである。

#### [0004]

【発明が解決しようとする課題】上述したワイヤーを用いたスタックドレベルのCSP型半導体装置も小型化を狙ったものであるが、ワイヤーの膨らみを考慮し半導体チップの上面及び側面に樹脂をオーバーラップして封止する必要があり、更なる小型化が要求されている。また、ワイヤーボンディング装置の能力からワイヤーピッチの制限、又空間でのワイヤー形状コントロールが困難で、大型LSIの多ピンパッケージには不向きである。微細ピッチに起因する困難さや、封止樹脂の応力等から、ワイヤー同士あるいは半導体チップの端面との接触などが発生し、歩留まりや信頼性に問題があった。また、ワイヤーボンディングによるコストは比較的に高いものである。

【0005】一方、ウエーハレベルのCSP型半導体装置は、平面的にほぼチップサイズに小型化されるメリットもあるが、積層化することが難しいため、更なる高密度化を望まれているが、それにも限界がある。

【0006】本発明は上記のような事情を考慮してなされたものであり、その目的は、小型、高密度、低コストで信頼性の高いスタックドレベルの半導体装置及びその製造方法を提供することにある。

#### [0007]

【課題を解決するための手段】上記課題を解決するた 50 め、本発明に係る半導体装置は、第1の半導体チップの 表面上に第2の半導体チップを配置した半導体装置であって、第1の半導体チップの表面上に形成された電極取り出し用の第1金属ポストと、第2の半導体チップの表面上に形成された電極取り出し用の第2金属ポストと、第1の半導体チップの表面上、第1金属ポスト、第2の半導体チップ及び第2金属ポストを封止した樹脂と、を具備することを特徴とする。

【0008】上記半導体装置によれば、第1金属ポストが形成された第1の半導体チップ上に第2の半導体チップを配置し、第1の半導体チップの表面上及び第2の半 10 導体チップを覆うように樹脂封止している。これにより、ワイヤーレスでスタックドレベルの高い信頼性を有するCSP型半導体装置を小型、高密度、低コストで得ることができる。

【0009】また、本発明に係る半導体装置においては、上記第1金属ポスト及び第2金属ポストそれぞれの上に配置された実装用外部端子をさらに含むことも可能である。

【0010】また、本発明に係る半導体装置においては、上記第1金属ポスト及び第2金属ポストのうち少なくとも一方の金属ポストがメッキ膜で形成されていることも可能である。

【0011】また、本発明に係る半導体装置においては、上記第1金属ポスト及び第2金属ポストのうち少なくとも一方の金属ポストが金属ボールで形成されていることも可能である。

【0012】また、本発明に係る半導体装置においては、上記実装用外部端子が金属ボールで形成されていることが好ましい。

【0013】また、本発明に係る半導体装置において、 上記第1金属ポストは第1半導体チップ内に形成された パッドに再配線層を介して接続され、上記第2金属ポス トは第2半導体チップ内に形成されたパッドに再配線層 を介して接続されていることが好ましい。

【0014】本発明に係る半導体装置は、半導体チップの表面上に複数の半導体チップを積層して配置した半導体装置であって、半導体チップの各々の表面上に形成された電極取り出し用の金属ポストと、半導体チップの表面上及び金属ポストを封止した樹脂と、を具備することを特徴とする。

【0015】また、本発明に係る半導体装置においては、上記金属ポスト上に配置された実装用外部端子をさらに含むことも可能である。

【0016】また、本発明に係る半導体装置においては、上記金属ポストのうちの少なくとも一つがメッキ膜で形成されていることも可能である。

【0017】また、本発明に係る半導体装置においては、上記金属ポストのうちの少なくとも一つが金属ボールで形成されていることも可能である。

【0018】また、本発明に係る半導体装置において

は、上記実装用外部端子が金属ボールで形成されている ことも可能である。

【0019】また、本発明に係る半導体装置においては、上記金属ポストは半導体チップ内に形成されたパッドに再配線層を介して接続されていることが好ましい。 【0020】本発明に係る半導体装置は、第1の半導体チップの表面上に第2の半導体チップを配置した半導体装置であって、第1の半導体チップの表面上に形成された第1実装用外部端子と、第2の半導体チップの表面上、第1実装用外部端子と、第1の半導体チップ及び第2実装用外部端子を封止した樹脂と、を具備し、上記第1実装用外部端子及び第2実装用外部端子それぞ

【0021】また、本発明に係る半導体装置においては、上記第1実装用外部端子及び第2実装用外部端子それぞれが金属ボールで形成されていることが好ましい。 【0022】また、本発明に係る半導体装置においては、上記第1実装用外部端子は第1半導体チップ内に形成されたパッドに再配線層を介して接続され、上記第2実装用外部端子は第2半導体チップ内に形成されたパッドに再配線層を介して接続されていることが好ましい。

れの表面は樹脂から露出していることを特徴とする。

【0023】本発明に係る半導体装置の製造方法は、電極取り出し用の第1金属ポストが表面に形成された第1の半導体チップ及び電極取り出し用の第2金属ポストが表面に形成された第2の半導体チップを準備する工程と、支持基板上に接着層を介して第1の半導体チップを配置する工程と、第1の半導体チップを配置する工程と、支持基がして第2の半導体チップを配置する工程と、支持基がして第2の半導体チップを配置する工程と、支持基準はチップ及び第2金属ポストを樹脂により封止する工程と、この樹脂を所望量除去することにより、第1金属ポスト及び第2金属ポストそれぞれの表面を露出させる工程と、を具備することを特徴とする。

【0024】上記半導体装置の製造方法によれば、第1 金属ポストが形成された第1の半導体チップ上に第2の 半導体チップを配置し、第1の半導体チップの表面上及 び第2の半導体チップを覆うように樹脂封止している。 これにより、ワイヤーレスでスタックドレベルの高い信 頼性を有するCSP型半導体装置を小型、高密度、低コ ストで製造することができる。

【0025】また、本発明に係る半導体装置の製造方法においては、上記露出させる工程の後に、上記第1金属ポスト及び第2金属ポストそれぞれの表面上に実装用外部端子を配置する工程をさらに含むことも可能である。

【0026】本発明に係る半導体装置の製造方法は、電極取り出し用の第1金属ポストが複数のチップ領域それぞれの表面に形成された半導体ウエーハを準備する工程と、電極取り出し用の第2金属ポストが表面に形成された半導体チップを準備する工程と、上記半導体ウエーハ

.

-4-

のチップ領域上に接着層を介して上記半導体チップを配置する工程と、半導体ウエーハ上、第1金属ポスト、半導体チップ及び第2金属ポストを樹脂により封止する工程と、この樹脂を所望量除去することにより、第1金属ポスト及び第2金属ポストそれぞれの表面を露出させる工程と、を具備することを特徴とする。

【0027】また、本発明に係る半導体装置の製造方法においては、上記露出させる工程の後に、上記第1金属ポスト及び第2金属ポストそれぞれの表面上に実装用外部端子を配置する工程をさらに含むことも可能である。

【0028】また、本発明に係る半導体装置の製造方法 においては、上記実装用外部端子を配置する工程の後 に、半導体ウエーハを各々のチップに分割する工程をさ らに含むことも可能である。

【0029】また、本発明に係る半導体装置の製造方法において、上記半導体ウエーハを準備する工程は、半導体ウエーハ内にパッドを形成し、このパッド上に再配線層を形成し、この再配線層上に第1金属ポストを形成する工程を有するものであり、上記半導体チップを準備する工程は、半導体チップ内にパッドを形成し、このパッド上に再配線層を形成し、この再配線層上に第2金属ポストを形成する工程を有するものであることも可能である。

Ċ

【0030】本発明に係る半導体装置の製造方法は、電極取り出し用の第1金属ボールが複数のチップ領域それぞれの表面に配置された半導体ウエーハを準備する工程と、電極取り出し用の第2金属ボールが表面に配置された半導体チップを準備する工程と、上記半導体ウエーハのチップ領域上に接着層を介して上記半導体チップを配置する工程と、半導体ウエーハ上、第1金属ボール、半導体チップ及び第2金属ボールを樹脂により封止する工程と、この樹脂を所望量除去することにより、第1金属ボール及び第2金属ボールそれぞれの表面を露出させる工程と、を具備することを特徴とする。

【0031】上記半導体装置の製造方法によれば、第1及び第2金属ボールを用いて外部端子を形成しているため、金属ポストの形成や封止樹脂の厚みを厳密に制御する工程を必要としない。従って、工程が簡略化でき、更なるスループットの向上及び更なる製造コストの低減を図ることができる。

【0032】また、本発明に係る半導体装置の製造方法 においては、上記露出させる工程の後に、半導体ウエー ハを各々のチップに分割する工程をさらに含むことも可 能である。

【0033】また、本発明に係る半導体装置の製造方法においては、上記半導体ウエーハを準備する工程は、半導体ウエーハ内にパッドを形成し、このパッド上に再配線層を形成し、この再配線層上に第1金属ボールを配置する工程を有するものであり、上記半導体チップを準備する工程は、半導体チップ内にパッドを形成し、このパ 50

ッド上に再配線層を形成し、この再配線層上に第2金属 ボールを形成する工程を有するものであることも可能で ある。

#### [0034]

【発明の実施の形態】以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明に係る第1の実施の形態による半導体装置を概略的に示す断面図である。

【0035】図1に示すように、第1の半導体チップ11の中央部上には絶縁性接着層23を介して第2の半導体チップ12が接着されている。絶縁性接着層23は、第2の半導体チップ12と第1の半導体チップ11を電気的に絶縁すると共に第1の半導体チップ11の表面(能動面)と第2の半導体チップの裏面を接着するための層である。

【0036】第1の半導体チップ11の能動面の外周には電極取り出し用パッド(図示せず)が配置されており、電極取り出し用パッドの上には再配線層13が配置されている。再配線層13の上には金属ポスト14が形成されている。また、第2の半導体チップ12の能動面の外周には電極取り出し用パッド(図示せず)が配置されており、電極取り出し用パッドの上には再配線層18が配置されている。再配線層18の上には金属ポスト15が形成されている。金属ポスト14,15は、お互いに干渉しないように予めパッドや再配線パターンがチップ内でレイアウトされている。

【0037】第1の半導体チップ11の能動面、再配線層13、金属ポスト14、第2の半導体チップ12の能動面、再配線層18及び金属ポスト15を封止樹脂1630で覆うようにモールドされている。金属ポスト14,15の上面は封止樹脂16から露出している。この露出した金属ポスト14,15それぞれの上面上には必要に応じてハンダボールなどの実装用外部端子17が形成されており、ワイヤーレスでスタックドパッケージとなる。なお、実装用外部端子17は必ずしも必要ではなく、実装用外部端子17が形成されていない半導体装置とすることも可能である。また、この半導体装置を搭載する電子機器のプリント基板には、半導体装置の回路に応じて配線がパターニングされており、この半導体装置は実装40工程でプリント基板の必要位置に搭載される。

【0038】図2は、図1に示す金属ポスト領域を部分的に拡大した断面図である。半導体ウエーハ21の能動面(表面)には電極取り出し用パッド42が形成されている。この電極取り出し用パッド42は半導体ウエーハ21内におけるA1やCu等の各種金属配線(図示せず)に接続されており、各種金属配線は層間絶緑膜(図示せず)を介してMOSトランジスタ等の半導体素子に電気的に接続されている。この半導体素子は半導体ウエーハ21の内部に作り込まれている。

) 【0039】電極取り出し用パッド42を含む半導体ウ

•

エーハ21の全面上にはシリコン酸化膜やシリコン窒化膜等からなる最終保護絶縁層43が形成されている。この最終保護絶縁層43には、電極取り出し用パッド42上に位置する開口部が形成されている。最終保護絶縁層43の上には厚さが例えば数十~100μm程度のポリイミド層44が形成されている。このポリイミド層44は半導体素子への応力緩和のための層である。ポリイミド層44には開口部が形成されており、この開口部は最終保護絶縁層の開口部を開口するものである。

【0040】この開口部内及びポリイミド層44上には 10 密着層45が形成されている。この密着層45は、TiやW、TiW、Cr、Ni、TiCu、Ptなどの高融点金属、その合金もしくはその窒化膜などのいずれかからなる層である。この密着層45の上にはCuシード層46が形成されている。このCuシード層46は、Cuの他にNi、Ag、Auもしくはこれらの合金からなる層を用いても良い。

【0041】Cuシード層46の上には厚さが数~数十 μ m程度の再配線層13が形成されている。再配線層13はCuを選択メッキ成膜したものである。再配線層13の一端上には金属ポスト14が形成されており、この金属ポスト14はCu等の選択メッキにより成膜したものである。金属ポスト14の上には必要に応じて酸化防止のための異種金属キャップ41が形成されている。この異種金属キャップ41は、金属ポストと異なる種類の材料からなるものであって、例えばNi、Au、Ptなどからなる。金属ポスト14は再配線層13を介して電極取り出し用パッド42に電気的に接続されている。

【0042】次に、図2に示す金属ポストを製造する方法について説明する。図3(A)~(E)は、図2に示 30す金属ポストを製造する方法を示す断面図である。

【0043】まず、図3(A)に示すように、半導体ウエーハ21を準備する。この半導体ウエーハ21の内部には、MOSトランジスタ等の半導体素子、これと電気的に接続された各種金属配線、層間絶緑膜などが形成されている。次いで、各種金属配線の一端に電極取り出し用パッド42を形成する。次いで、このパッド42を含む全面上にシリコン酸化膜又はシリコン窒化膜等からなる最終保護絶緑層43をCVD(Chemical Vapor Deposition)法により形成する。

【0044】次いで、この最終保護絶縁層43の上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光、現像することにより、最終保護絶縁層43の上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして最終保護絶縁層43をエッチングする。これにより、該最終保護絶縁層43には、電極取り出し用パッド42上に位置する開口部が形成され、この開口部によって該パッド42の表面が露出する。

【0045】次に、図3(B)に示すように、最終保護 50

10

絶緑層 4 3 の上に厚さが例えば数十~100μm程度のポリイミド層 4 4を塗布する。次いで、このポリイミド層 4 4上にフォトレジスト膜(図示せず)を塗布し、このフォトレジスト膜を露光、現像することにより、ポリイミド層 4 4 上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてポリイミド層 4 4をエッチングすることにより、該ポリイミド層 4 4をエッチングすることにより、該ポリイミド層 4 4には電極取り出し用パッド 4 2の上方に位置する開口部が形成され、この開口部によって該パッド 4 2の表面が露出する。尚、この工程では直かに感光性のポリイミドを用いて開口パターンを形成し、フォトレジストの塗布、エッチングや剥離処理の簡略化を行うことも出来る。

【0046】この後、図3(C)に示すように、開口部内及びポリイミド層44上に高融点金属からなる密着層45をスパッタリングにより形成する。次いで、この密着層45の上にCuシード層46をスパッタリングにより形成する。次いで、Cuシード層46の上に厚さが数~数十μm程度のCu層を選択メッキ法により成膜する。次いで、該Cu層をマスクとしてCuシード層46及び密着層45を選択エッチングすることで、ポリイミド層44の上には密着層45を介して再配線層13が形成され、再配線層13の一端は電極取り出し用パッド42に電気的に接続される。

【0047】次に、図3(D)に示すように、再配線層13を含む全面上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、ポリイミド層44上には再配線層13の他端上に位置する開口部47aを有するレジストパターン47が形成される。

【0048】この後、図3(E)に示すように、レジストパターン47をマスクとして選択メッキにより開口部47a内の再配線層13上にCuメッキ膜からなる金属ポスト14を形成する。なお、Cuメッキ膜からなる金属ポストは厚みや寸法の制御が比較的に容易である。次いで、この金属ポスト14上にメッキ法によりNiなどからなる異種金属キャップ41を形成する。次いで、レジストパターン47を剥離することにより、図2に示すような半導体装置が形成される。ここまではウエーハプロセスで作られる。

40 【0049】次に、図1に示す半導体装置を製造する方法について説明する。図4(A)~(D)は、図1に示す半導体装置を製造する方法を示す断面図である。

【0050】まず、図4(A)に示すように、複数のチップを配置できるような板状の支持部材20を準備し、第1の半導体チップ11及び第2の半導体チップ12を 準備する。ここで、支持部材20は、樹脂、金属やセラミック等に限定されるものではなく、各半導体チップの 積層工程での補強や耐熱性が確保されれば種々の材質からなる部材を適用することも可能であり、例えばポリイミドもしくは薄膜スチール材などを用いることが好まし

半導体チップ上に第2の半導体チップが積層された構造のCSP型半導体装置単品となるように、ダイシングソーやレーザーを用いて樹脂16及び支持部材20を切断する。

い。また、第1及び第2の半導体チップ11,12は、図3に示すように金属ポスト14まで形成した半導体ウエーハをダイシング分割して各々のチップとしたものである。

【0057】次いで、CSP型半導体装置の厚み仕様等の要求に応じて、支持部材20及び接着層22を剥離する。このようにして図1に示すようなスタックドレベルでワイヤーレスのCSP型半導体装置が製造される。次いで、このCSP型半導体装置は携帯機器等のポリイミドからなる各種マザーボードに実装される。なお、CSP型半導体装置の電気的特性は、単品に分割カットする前もしくは後工程でチェックすることが好ましい。

【0051】次いで、支持部材20上に第1の半導体チップ11を熱圧着シート等の接着層22を介して複数個配置する。つまり、第1の半導体チップ11の裏面が接着層22によって支持部材20の表面に接着される。この際、支持部材20と第1の半導体チップ11とのアライメントは、該支持部材20に形成された搭載認識マークを基準として行われる。

【0058】上記第1の実施の形態によれば、金属ポスト14が形成された第1の半導体チップ11の中央部上に絶縁性接着層23を介して第2の半導体チップ12を配置し、第1の半導体チップ11の能動面上及び第2の半導体チップ12を覆うように樹脂封止し、樹脂から露出させた各チップ11,12の金属ポスト14,15に実装用外部端子を搭載する。これにより、ワイヤーレスでスタックドレベルのCSP型半導体装置を低コストで製造することができる。従って、従来の半導体装置に比べて更なる小型化が可能となり、大型LSIの多ピンパッケージに向いた半導体装置を製造でき、歩留まりや信頼性を向上させることができる。よって、半導体装置とれを搭載する電子機器類の小型化、高密度化を図ることができる。

【0052】次いで、第1の半導体チップ11の能動面の中央部上に第2の半導体チップ12を熱圧着シート等の接着層23を介して複数個配置する。つまり、第2の半導体チップ12の裏面が接着層23によって第1の半導体チップ11の能動面(表面)に接着される。この際、第1の半導体チップ11と第2の半導体チップ12とのアライメントは、搭載認識マークを基準として行われる。なお、第2の半導体チップ12は、その厚み(金属ポスト15を含むチップの厚さ)が第1の半導体チップ11の金属ポスト14の高さより薄くチップが研削されたものを用いる。

【0059】また、第1の実施の形態では、金属ポストをメッキ膜により形成し、実装用外部端子をハンダボールにより形成している。このため、金属ポストや実装用30 外部端子の大きさや高さを容易に変更することができる。これにより、様々な厚みの第2の半導体チップ12を積層することが可能となり、チップの厚みに限定されないワイヤーレスでチップ積層型のCSPを製造できる。

【0053】この後、図4(B)に示すように、支持部材20の表面、第1の半導体チップ11、再配線層13、金属ポスト14、第2の半導体チップ12、再配線層18及び金属ポスト15を覆うようにモールド装置によりエポキシ等の封止樹脂16をモールドする。次いで、この封止樹脂16をグラインダー19で所望量研削する。ここで、所望量とは、金属ポスト14,15の頭部(上部)が露出する程度の研削量である。

【0060】尚、第1及び第2の半導体チップ各々一個を単独で積層、樹脂封止、研削及びが外部端子を形成することも可能であるが、生産性に乏しいので上記実施の形態のように複数個を支持部材に作りこみ、最終工程で分割するのが効率的である。

【0054】次に、図4 (C) に示すように、金属ポスト14,15の露出部分にフラックス (図示せず) を塗布した後、自動搭載機でハンダボールを必要な金属ポスト14,15上に搭載する。次いで、金属ポスト14,15及びハンダボールに170~200℃程度の熱処理を行う。これにより、金属ポスト14,15上にはハンダボールが融着されて実装用外部端子17が形成される。

【0061】図5(A)~(D)は、本発明に係る第2 の実施の形態による半導体装置の製造方法を示す断面図 であり、図4と同一部分には同一符号を付す。

【0055】なお、実装用外部端子17となるハンダボールは、径 $150\sim300\mu$ mでPb/ $Sn60\sim70$  40 wt%の材料からなるBGA(Boll Grid Array)用のものを使用することが好ましい。また、実装用外部端子17の大きさは用途に応じて適宜選択可能である。ハンダ組成はAg/Sn系やCuやBiを含むPbレス材料を用いることも可能である。また、実装用外部端子17は、ハンダボールに限定されるものではなく、ハンダボールを搭載する代わりに、印刷法、メッキ法やメタルジェット法により形成された実装用外部端子を適用することも可能である。

【0062】まず、図5(A)に示すように、ウエーハプロセスで再配線層13や金属ポスト14まで形成された図2に示すような半導体ウエーハ21を準備し、第2の半導体チップ12を準備する。ここで、第2の半導体チップ12は、図3に示すように金属ポストまで形成した半導体ウエーハをダイシング分割して各々のチップとしたものである。

【0056】この後、図4(D)に示すように、第1の 50

【0063】次いで、半導体ウエーハ21上に第2の半

導体チップ12を熱圧着シート等の絶縁性接着層23を 介して複数個配置する。つまり、第2の半導体チップ1 2の裏面が絶縁性接着層23によってウエーハ21のチ ップ領域の中央部上に接着される。この際、半導体ウエ ーハ21と第2の半導体チップ12とのアライメント は、該ウエーハ21に形成された搭載認識マークを基準 として行われる。この搭載認識マークは、ウエーハプロ セスのフォトエッチング工程ですくライブ領域等に一括 パターニングされたものである。なお、第2の半導体チ ップ12は、その厚み(金属ポスト15を含むチップの 10 施の形態と同様の効果を得ることができる。 厚さ)が半導体ウエーハ21の金属ポスト14の高さよ り薄くチップが研削されたものを用いる。

【0064】この後、図5(B)に示すように、半導体 ウエーハ21の能動面(表面)、再配線層13、金属ポ スト14、第2の半導体チップ12、再配線層18及び 金属ポスト15を覆うようにモールド装置によりエポキ シ等の封止樹脂16をモールドする。次いで、この封止 樹脂16をグラインダー19で所望量研削する。ここ で、所望量とは、金属ポスト14,15の頭部(上部) が露出する程度の研削量である。

【0065】なお、ここでは封止樹脂16の研削にグラ インダー19を用いているが、これに限定されるもので はなく、他の方法により研削することも可能である。例 えば、ウエーハの全面上を一括機械研磨する方式、酸素 やCF4あるいはNF3もしくはこれらの混合ガスを用い たドライエッチャーによるエッチバックを適用すること も可能である。

【0066】次に、図5(C)に示すように、金属ポス ト14, 15の露出部分にフラックス(図示せず)を塗 布した後、自動搭載機でハンダボールを必要な金属ポス ト14, 15上に搭載する。次いで、金属ポスト14, 15及びハンダボールに170~200℃程度の熱処理 を行う。これにより、金属ポスト14,15上にはハン ダボールが溶着されて実装用外部端子17が形成され る。

【0067】なお、実装用外部端子17となるハンダボ ールは、第1の実施の形態と同様にBGA用のものを使 用することが好ましい。また、実装用外部端子17の大 きさは用途に応じて適宜選択可能である。ハンダ組成は A'g/Sn系やCuやBiを含むPbレス材料を用いる ことも可能である。また、実装用外部端子17は、ハン ダボールに限定されるものではなく、ハンダボールを搭 載する代わりに、印刷法、メッキ法やメタルジェット法 により形成された実装用外部端子を適用することも可能 である。

【0068】この後、図5 (D) に示すように、第1の 半導体チップ上に第2の半導体チップが積層された構造 のCSP型半導体装置単品となるように、ダイシングソ ーやレーザーを用いて樹脂16及び半導体ウエーハ21 を切断する。これにより、ウエーハはチップ毎に分割さ 14

れ、形態上第1の半導体チップ11となる。このように してスタックドレベルでワイヤーレスのCSP型半導体 装置が製造される。

【0069】次いで、このCSP型半導体装置は携帯機 器等のポリイミド等からなる各種マザーボードに実装さ れる。なお、CSP型半導体装置の電気的特性は、単品 に分割カットする前もしくは後工程でチェックすること

【0070】上記第2の実施の形態においても第1の実

【0071】また、第2の実施の形態では、第1の半導 体チップ11に分割される前のウエーハ21上に第2の 半導体チップ12を積層し、ウエーハレベルで一括樹脂 封止を行った後に金属ポスト14,15上に実装用外部 端子17を設け、その後、単品のCSPレベルに分割す る。これにより、組立工程中において半導体ウエーハ2 1が第1の実施の形態による支持部材の役割を果たすの で、支持部材が不要となり、第1の実施の形態に比べて 接着層を含む材料と工程を削減でき、薄膜化、より小型 低コストでスタックドレベルのCSP型半導体装置を得 ることができる。

【0072】図6は、本発明に係る第3の実施の形態に よる半導体装置を概略的に示す断面図であり、図1と同 一部分には同一符号を付す。

【0073】第1の半導体チップ11の再配線層13上 にはハンダボールからなる金属ポスト24が配置されて いる。これ以外の部分については図1と同様に構成され ているので、説明を省略する。

【0074】図7は、図6に示す金属ポスト領域を部分 的に拡大した断面図であり、図2と同一部分には同一符 号を付す。

【0075】再配線層13の一端上にはハンダボールか らなる金属ポスト24が形成されている。これ以外の部 分については図2と同様に構成されているので、説明を 省略する。

【0076】次に、図7に示す金属ポストを製造する方 法について説明する。図8(A)~(E)は、図7に示 す金属ポストを製造する方法を示す断面図である。

【0077】まず、図8(A)に示すように、半導体ウ エーハ21を準備する。この半導体ウエーハ21の内部 には、MOSトランジスタ等の半導体素子、これと電気 的に接続された各種金属配線、層間絶緑膜などが形成さ れている。次いで、各種金属配線の一端に電極取り出し 用パッド42を形成する。次いで、このパッド42を含 む全面上にシリコン酸化膜又はシリコン窒化膜等からな る最終保護絶縁層43をCVD法により形成する。

【0078】次いで、この最終保護絶縁層43をパター ニングすることにより、該最終保護絶緑層43には、電 極取り出し用パッド42上に位置する開口部が形成さ 50 れ、この開口部によって該パッド42の表面が露出す

る。

【0079】次に、図8(B)に示すように、最終保護 絶縁層43の上に厚さが例えば数十~100μm程度の ポリイミド層44を塗布する。次いで、このポリイミド 層44をパターニングすることにより、該ポリイミド 層44には電極取り出し用パッド42の上方に位置する開口部が形成され、この開口部によって該パッド42の表面が露出する。

【0080】この後、図8(C)に示すように、開口部内及びポリイミド層44上に高融点金属からなる密着層45をスパッタリングにより形成する。次いで、この密着層45の上にCuシード層46をスパッタリングにより形成する。次いで、Cuシード層46の上に厚さが数~数十μm程度のCu層を選択メッキ法により成膜する。次いで、該Cu層をマスクとしてCuシード層46及び密着層45を選択エッチングすることで、ポリイミド層44の上には密着層45を介して再配線層13が形成され、再配線層13の一端は電極取り出し用パッド42に電気的に接続される。

【0081】次に、図8(D)に示すように、再配線層 13の一端上にフラックス(図示せず)を塗布した後、自動搭載機で径300μm程度のPb/Snからなるハンダボールを必要な再配線層13上に搭載する。次いで、再配線層13及びハンダボールに170~200℃程度の熱処理を行う。これにより、再配線層13上にはハンダボールが融着されて金属ポスト24が形成される。

【0082】次に、図6に示す半導体装置を製造する方法について説明する。図9(A)~(D)は、図6に示す半導体装置を製造する方法を示す断面図である。

【0083】まず、図9(A)に示すように、ウエーハプロセスで再配線層13や金属ポスト24まで形成された図7に示すような半導体ウエーハ21を準備し、第2の半導体チップ12を準備する。ここで、第2の半導体チップ12は、図2に示すように金属ポストまで形成した半導体ウエーハをダイシング分割して各々のチップとしたものである。

【0084】次いで、半導体ウエーハ21上に第2の半導体チップ12を熱圧着シート等の絶縁性接着層23を介して複数個配置する。つまり、第2の半導体チップ12の裏面が絶縁性接着層23によってウエーハ21のチップ領域の中央部上に接着される。この際、半導体ウエーハ21と第2の半導体チップ12とのアライメントは、該ウエーハ21に形成された搭載認識マークを基準として行われる。この搭載認識マークは、ウエーハプロセスのフォトエッチング工程ですくライブ領域等に一括パターニングされたものである。

【0085】なお、ここでは、ハンダボールからなる金 属ポスト24を予め搭載した半導体ウエーハ21を用い ているが、これに限定されるものではなく、金属ポスト 24が搭載されていない半導体ウエーハを準備し、このウエーハ上に第2の半導体チップ12を積層配置した後に、ウエーハの再配線層上に金属ポスト用のハンダボールを搭載し、熱処理によって再配線層とハンダボールを融着させることも可能である。

【0086】この後、図9(B)に示すように、半導体ウエーハ21の能動面(表面)、再配線層13、金属ポスト24、第2の半導体チップ12、再配線層18及び金属ポスト15を覆うようにモールド装置によりエポキシ等の封止樹脂16をモールドする。次いで、この封止樹脂16をグラインダー19で所望量研削する。ここで、所望量とは、金属ポスト24,15の頭部(上部)が露出する程度の研削量である。金属ポストをハンダボールで形成することにより、グラインダーで樹脂を研削する際に金属ポストを比較的に早く研削できるので、金属ポストへのストレスを少なくすることができる。

【0087】なお、ここでは封止樹脂16の研削にグラインダー19を用いているが、これに限定されるものではなく、他の方法により研削することも可能である。例えば、ウエーハの全面上を一括機械研磨する方式、酸素やCF4あるいはNF3もしくはこれらの混合ガスを用いたドライエッチャーによるエッチバックを適用することも可能である。

【0088】次に、図9(C)に示すように、金属ポスト24,15の露出部分にフラックス(図示せず)を塗布した後、自動搭載機でハンダボールを必要な金属ポスト24,15上に搭載する。次いで、金属ポスト24,15及びハンダボールに170~200℃程度の熱処理を行う。これにより、金属ポスト24,15上にはハンダボールが溶着されて実装用外部端子17が形成される。

【0089】なお、実装用外部端子17となるハンダボールは、第1の実施の形態と同様にBGA用のものを使用することが好ましい。また、実装用外部端子17の大きさは用途に応じて適宜選択可能である。ハンダ組成はAg/Sn系やCuやBiを含むPbレス材料、Cu、Ni、他の高融点金属及びその合金を用いることも可能である。また、実装用外部端子17は、ハンダボールに限定されるものではなく、ハンダボールを搭載する代わりに、塗布、印刷法、メッキ法やメタルジェット法により形成された実装用外部端子を適用することも可能である。

【0090】この後、図9(D)に示すように、第1の 半導体チップ上に第2の半導体チップが積層された構造 のCSP型半導体装置単品となるように、ダイシングソ ーやレーザーを用いて樹脂16及び半導体ウエーハ21 を切断する。これにより、ウエーハはチップ毎に分割さ れ、形態上第1の半導体チップ11となる。このように してスタックドレベルでワイヤーレスのCSP型半導体 50 装置が製造される。 【0091】上記第3の実施の形態においても第2の実施の形態と同様の効果を得ることができる。

【0092】また、第3の実施の形態では、ハンダボールを搭載した搭載金属ボールで金属ポスト24を形成しているため、メッキによって金属ポストを形成する場合に比べ、大きな金属ポストを低コスト、短工程で形成できる点で有利である。従って、大きなハンダボールを用いて高さの高い金属ポスト24を形成することで、第2の半導体チップ12の厚みを極端に薄くする必要がなくなり、強度面でも第2の半導体チップ12の加工が容易となる。

【0093】また、第3の実施の形態では、搭載金属ボールからなる球状の金属ポスト24の周囲を封止樹脂16で包むように押さえる構造としている。このため、このCSP型半導体装置をプリント基板や特にフレキシブルな基板に実装した場合に、金属ポスト24に加えられる応力に対する耐強度性を大きくすることができる。つまり、再配線層13から金属ポスト24及び実装用外部端子17の強度を向上できる。したがって、金属ポストが抜けてしまうといった不良モードの発生を低減でき、装置の信頼性を向上できると共に実装歩留まりを向上させることができる。

【0094】また、第3の実施の形態では、半導体チップの再配線層上に直接金属ボールによる外部端子を設ける形態としているため、低コストで量産性に富んだCSP型半導体装置を製造することができる。

【0095】図10は、本発明に係る第4の実施の形態による半導体装置を概略的に示す断面図であり、図6と同一部分には同一符号を付す。

【0096】第2の半導体チップ12の再配線層18上 30 にはハンダボールからなる金属ポスト25が配置されている。これ以外の部分については図6と同様に構成されているので、説明を省略する。

【0097】次に、図10に示す半導体装置の製造方法について説明する。まず、ウエーハプロセスで再配線層13及び径350μmのハンダボールからなる金属ポスト24まで形成された図7に示すような半導体ウエーハ21を準備し、第2の半導体チップ12を準備する。ここで、第2の半導体チップ12は、径150μmのハンダボールからなる金属ポスト25まで形成した半導体ウエーハをダイシング分割して各々のチップとしたものである。

【0098】次いで、第3の実施の形態と同様に、半導体ウエーハ上に第2の半導体チップ12を熱圧着シート等の絶縁性接着層23を介して複数個配置する。

【0099】なお、ここでは、ハンダボールからなる金 属ポスト24を予め搭載した半導体ウエーハ21及びハ ンダボールからなる金属ポスト25を予め搭載した第2 の半導体チップ12を用いているが、これに限定される ものではなく、金属ポスト24,25が搭載されていな 50 18

い半導体ウエーハ及び第2の半導体チップを準備し、このウエーハ上に第2の半導体チップを積層配置した後に、ウエーハ及び第2の半導体チップそれぞれの再配線層上に金属ポスト用のハンダボールを搭載し、熱処理によって再配線層とハンダボールを融着させることも可能である。従って、フレキシブルな工程フローを構築することができる。

【0100】この後、半導体ウエーハの能動面(表面)、再配線層13、金属ポスト24、第2の半導体チップ12、再配線層18及び金属ポスト25を覆うようにモールド装置によりエポキシ等の封止樹脂16をモールドする。次いで、この封止樹脂16をグラインダー19で所望量研削する。ここで、所望量とは、金属ポスト24,25の頭部(上部)が露出する程度の研削量である。

【0101】なお、ここでは封止樹脂16の研削にグラインダー19を用いているが、これに限定されるものではなく、他の方法により研削することも可能である。

【0102】次に、金属ポスト24,25の露出部分にフラックス(図示せず)を塗布した後、自動搭載機でハンダボールを必要な金属ポスト24,25及びハンダボールに170~200℃程度の熱処理を行う。これにより、金属ポスト24,25上にはハンダボールが溶着されて実装用外部端子17が形成される。

【0103】なお、実装用外部端子17となるハンダボールは、第1の実施の形態と同様にBGA用のものを使用することが好ましい。また、実装用外部端子17の大きさは用途に応じて適宜選択可能である。ハンダ組成はAg/Sn系やCuやBiを含むPbレス材料、Cu、Ni、他の高融点金属及びその合金を用いることも可能である。また、実装用外部端子17は、ハンダボールに限定されるものではなく、ハンダボールを搭載する代わりに、塗布、印刷法、メッキ法やメタルジェット法により形成された実装用外部端子を適用することも可能である。

【0104】この後、第1の半導体チップ上に第2の半導体チップが積層された構造のCSP型半導体装置単品となるように、ダイシングソーやレーザーを用いて樹脂16及び半導体ウエーハ21を切断する。これにより、図10に示すように、ウエーハはチップ毎に分割され、形態上第1の半導体チップ11となる。このようにしてスタックドレベルでワイヤーレスのCSP型半導体装置が製造される。

【0105】上記第4の実施の形態においても第3の実施の形態と同様の効果を得ることができ、しかも、金属ポスト24,25を全て球に近い形状としているため、プリント基板に実装した場合のポスト抜け不良の発生を第3の実施の形態に比べてさらに低減することができ

【0106】また、第4の実施の形態では、金属ポスト24,25をすべてハンダボールにより形成しているため、金属ポストを形成する際にメッキによる厚いCu層の形成、キャップ層の形成及びフォトリングラフィ工程が必要なくなる。これにより、スループットの向上及びコストの低減を図ることができる。

【0107】図11は、本発明に係る第5の実施の形態による半導体装置を概略的に示す断面図であり、図10と同一部分には同一符号を付す。

【0108】第1の半導体チップ11の能動面(表面)における再配線層13上には実装用外部端子26が配置されている。第2の半導体チップ12の能動面(表面)における再配線層18上には、上記実装用外部端子26より大きさの小さい実装用外部端子27が配置されている。第1の半導体チップ11の表面、実装用外部端子26の周囲、第2の半導体チップ12及び実装用外部端子26の周囲は封止樹脂16によって覆われている。実装用外部端子26、27それぞれの頭部(上部)は封止樹脂16から露出している。これら以外の部分については図11と同様に構成されているので、説明を省略する。

(

【0109】次に、図11に示す半導体装置の製造方法について説明する。まず、ウエーハプロセスで再配線層13まで形成された半導体ウエーハを準備し、第2の半導体チップ12を準備する。ここで、第2の半導体チップ12は、再配線層18まで形成した半導体ウエーハをダイシング分割して各々のチップとしたものである。

【0110】次いで、上記半導体ウエーハ上に第2の半導体チップ12を熱圧着シート等の絶縁性接着層23を介して複数個配置する。つまり、第2の半導体チップ12の裏面が絶縁性接着層23によって半導体ウエーハのチップ領域の中央部上に接着される。この際、半導体ウエーハと第2の半導体チップ12とのアライメントは、該ウエーハに形成された搭載認識マークを基準として行われる。この搭載認識マークは、ウエーハプロセスのフォトエッチング工程ですくライブ領域等に一括パターニングされたものである。

【0111】次いで、再配線層13,18の上にフラックス(図示せず)を回転塗布もしくは吹き付けた後、自動搭載機でハンダボールを必要な再配線層13,18上に搭載する。この時に搭載するハンダボールの大きさは、半導体ウエーハの再配線層13上では径250~350μmとし、第2の半導体チップ12の再配線層18上では径100~200μmとすることが好ましい。このようにする理由は、第2の半導体チップ12の厚み分を調整するためである。次いで、再配線層13,18及びハンダボールに170~200℃程度の熱処理を行う。これにより、再配線層13上にはハンダボールが融着されて金属ポスト26が形成され、再配線層18上にはハンダボールが融着されて金属ポスト27が形成される。

【0112】この後、半導体ウエーハの能動面(表面)、再配線層13、金属ポスト26、第2の半導体チップ12、再配線層18及び金属ポスト27を覆うようにモールド装置によりエポキシ等の封止樹脂16を所定の厚さでコーティングする。次いで、プラズマ装置で酸素混合ガスによるプラズマを用いて封止樹脂16にエッチバックを行う。これにより、外部端子26,27の表面を封止樹脂16から露出させる。

【0113】次いで、電気特性のチェックを行い、部品 10 番号等の印刷を行う。次いで、第1の半導体チップ上に 第2の半導体チップが積層された構造のCSP型半導体 装置単品となるように、ダイシングソーやレーザーを用いて樹脂16及び半導体ウエーハを切断する。これにより、ウエーハはチップ毎に分割され、形態上第1の半導体チップ11となる。このようにしてスタックドレベルでワイヤーレスのCSP型半導体装置が製造される。その後、CSP型半導体装置は電子機器等のプリント基板に実装される。

【0114】上記第5の実施の形態においても第4の実施の形態と同様の効果を得ることができる。

【0115】また、第5の実施の形態では、第1~第4の実施の形態のように金属ポストの形成や封止樹脂の厚みを厳密に制御する工程を必要としないので、工程が簡略化でき、更なるスループットの向上及び更なる製造コストの低減を図ることができる。

【0116】尚、上記第5の実施の形態では、外部端子となるハンダボールをウエーハレベルで搭載せずに、素子形成プロセス(ウエーハプロセス)の終了後に半導体ウエーハにおける第1の半導体チップ領域の中央部上に第2の半導体チップ12を積層し、その後にハンダボールを搭載しているが、これに限定されるものではなく、外部端子となるハンダボールを素子形成プロセス中のウエーハレベルで搭載しておき、その後分割した分第2の半導体チップ12を第1の半導体チップ11となるべきウエーハ上に積層し、次いで、モールド工程を施すことも可能である。

【0117】また、本発明は上記第1~第5の実施の形態に限定されず、種々変更して実施することが可能である。例えば、上記実施の形態では、第1の半導体チップ上に第2の半導体チップを積層した2層チップ積層構造としているが、3層以上のチップ積層構造とすることも可能である。また、前述したCSP型半導体装置はメモリーやロジックなどの種々のLSIに適用することが可能である。

【0118】また、上記実施の形態では、封止樹脂を研削して分割前の工程で実装用外部端子の形成を行っているが、分割後単品としてから実装用外部端子を形成することも可能である。

【0119】また、上記実施の形態では、封止樹脂の除 50 去をグラインダーにより行っているが、他の研削手段、

研磨手段もしくはエッチングによって行うことも可能で ある。

#### [0120]

(

【発明の効果】以上説明したように本発明によれば、金属ポストを用いているため、ボンディングワイヤを用いることがない。したがって、小型、高密度、低コストで信頼性の高いスタックドレベルの半導体装置及びその製造方法を提供することができる。

# 【図面の簡単な説明】

【図1】本発明に係る第1の実施の形態による半導体装置を概略的に示す断面図である。

【図2】図1に示す金属ポスト領域を部分的に拡大した断面図である。

【図3】  $(A) \sim (E)$  は、図2に示す金属ポストを製造する方法を示す断面図である。

【図4】 (A) ~ (D) は、図1に示す半導体装置を製造する方法を示す断面図である。

【図5】(A)~(D)は、本発明に係る第2の実施の 形態による半導体装置の製造方法を示す断面図である。

【図6】本発明に係る第3の実施の形態による半導体装 20 置を概略的に示す断面図である。

【図7】図6に示す金属ポスト領域を部分的に拡大した 断面図である。

【図8】  $(A) \sim (E)$  は、図7に示す金属ポストを製造する方法を示す断面図である。

【図9】 (A) ~ (D) は、図6に示す半導体装置を製造する方法を示す断面図である。

【図10】本発明に係る第4の実施の形態による半導体装置を概略的に示す断面図である。

【図11】本発明に係る第5の実施の形態による半導体 装置を概略的に示す断面図である。

【図12】従来の半導体装置の一例を概略的に示す断面 図である。

# 【符号の説明】

11,51…第1の半導体チップ

12,52…第2の半導体チップ

13, 18…再配線層

14, 15, 24, 25…金属ポスト

16…對止樹脂

17, 26, 27, 53… 実装用外部端子

19…グラインダー

20…支持部材

21…半導体ウエーハ

2 2 …接着層

2 3 …絶縁性接着層

41…異種金属キャップ層

42…電極取り出し用パッド

4 3 …最終保護絶縁層

0 44…ポリイミド層

4 5 …密着層

4 6 ··· C u シード層

47…レジストパターン

4 7 a … 開口部

54…ワイヤー


55…絶縁基板

5 6 …樹脂


57,59…絶縁性接着層

5 8 … 配線部


図1




【図2】




【図6】




【図7】




【図10】





【図11】





Ĺ





ť